• 首页
        • 更多产品

          客户为中心的产品管理工具

          专业的软件研发项目管理工具

          简单易用的团队知识库管理

          可量化的研发效能度量工具

          测试用例维护与计划执行

          以团队为中心的协作沟通

          研发工作流自动化工具

          账号认证与安全管理工具

          Why PingCode
          为什么选择 PingCode ?

          6000+企业信赖之选,为研发团队降本增效

        • 行业解决方案
          先进制造(即将上线)
        • 解决方案1
        • 解决方案2
  • Jira替代方案
目录

三维异质集成技术发展的竞争态势分析

当前,传统集成电路CMOS 工艺按照“摩尔定律”经过数十年的发展,已经开始边际收益递减,表现为引入下一代技术后单个晶体管成本不降反升,性能提升、面积缩小、功耗降低(PPA)放缓。而通过三维异质集成(3D Heterogeneous Integration,3DHI)等先进封装技术实现系统层面的小型化、多功能化,已成为集成电路技术创新的重要方向之一。

中国工程院院士、浙江大学微纳电子学院院长吴汉明曾提出了三条可以突破高算力发展瓶颈的创新途径,其中就包括三维异质集成晶圆级集成技术(另外两个创新路径为存算一体范式、可重构计算架构)。上海科学技术情报研究所也将三维异质集成列为当前全球前沿科技发展的热点。

总体来看,3DHI 技术具有以下优点:一是将芯片封装架构由平面拓展至2.5D 或3D,可实现更小更紧凑的芯片系统;二是可以融合不同的半导体材料、工艺、器件的优点,实现更复杂的功能和更优异的性能;三是将单芯片系统(SOC)分拆成若干小芯片,简化了芯片设计复杂度,单个小芯片功能可以单独优化,提高了芯片设计效率;四是使用3DHI技术还可以避免芯片(Die)尺寸增大而带来良率的下降,各个Die可以使用不同的优异工艺,实现制造成本的降低。不过,要实现3DHI,集成工艺方面仍需要突破几个关键技术,如:硅通孔(TSV)、
晶圆/芯片键合技术、散热等。

21 世纪以来,美国国国防部高级研究局(DARPA)、比利时微电子研究中心(IMEC)等机构支持开展了大量3DHI 的研究项目。DARPA 先后设立硅上化合物半导体材料(COSMOS)、多样化易用异构集成(DAHI)、通用异构集成及IP复用策略(CHIPS)、下一代微电子制造(NGMM)等项目,持续、系统地支持3DHI 技术研发。

产业链各环节企业如日月光、台积电、英特尔、三星、美光、AMD等均积极布局3DHI 技术,随着先进封装工艺与前道制程结合更加紧密,台积电、英特尔和三星等上游芯片制造企业成为3DHI 技术创新的最重要参与者。

英特尔尝试通过晶体管、封装和芯片设计协同优化继续摩尔定律演进。公司提供嵌入式多芯片互连桥接(EMIB)、Foveros 3D封装等异质集成技术。EMIB通过一个桥接硅片,将不同芯片组合在一起,可实现50μm-40μm的凸点间距。Foveros 是英特尔开发的晶圆级3D 封装技术,可以实现在逻辑芯片堆叠,其凸点间距可达50-36μm。此外,英特尔还在研发下一代Foveros Omni和FoverosDirect 技术。前者支持分拆芯片(die disaggregation)设计,为芯片到芯片的互连和模块化设计提供更高的灵活性;后者实现了由传统凸点焊接到铜对铜直接键合(Hybird bonding)的转变,可以实现10微米以下的凸点间距,芯片互连密度提高一个数量级。两项技术计划在2023年实现量产。

台积电推出3D Fabric 先进封装平台,提供扇入型晶圆级封装(Fan-in WLP)、整合扇出型封装(InFO),2.5D片上晶圆基板(CoWoS)封装,以及3D集成片上系统(SoIC)等封装技术。台积电CoWoS 在芯片与基板中间加入硅中介层,实现重新布线及高密度互联;SoIC采用无凸点(no Bump)直接键合技术,实现CoW(Chip on Wafer)、WoW(Wafer on Wafer)直接互连。2020年,台积电投资100 亿美元在中国台湾地区竹南科学园建设全球首座全自动化3D Fabric先进封装厂AP6,预计2022年下半年开始生产。2021年2月,台积电投资186亿日元,在日本茨城县设立半导体材料研发中心,与日本企业合作开展3D IC封装与散热相关材料研发。三星的先进封装平台包括I-Cube、X-Cube、R-Cube 和H-Cube。I-Cube 是采用硅中介层的2.5D 封装方案,能够将一个或多个逻辑芯片(CPU、GPU 等)和多个高带宽内存(HBM)芯片水平集成在硅中介层上。R-Cube 则是三星的低成本2.5D 封装方案。H-Cube 是三星电子在2021 年11 月新推出的2.5D 封装解决方案,专用于需要高性能和大面积封装技术的高性能计算(HPC)、人工智能等领域。X-Cube 是三星的3D IC 封装方案(表1)。

表1:主要芯片企业三维异质封装技术发展概况

在“863计划”“973计划”等支持下,中国机构在3DHI方面也取得一系列成果。中国科学院物理研究所解决了硅上异质外延生长Ⅲ-Ⅴ族材料的难题;中科院上海微系统所研制了多种硅基异质材料集成衬底,如:绝缘体上碳化硅、绝缘体上铌酸锂、绝缘体上Ⅲ-Ⅴ族等。中芯国际、长电、通富微电、长江存储、华为海思等企业也在3DHI技术开发、应用方面取得长足进步。长江存储开发的Xtacking 堆栈技术,将CMOS外围电路堆叠在NAND芯片下方,构建了高密度、高速存储结构。而在上游支撑设备及工具软件方面,也有一批企业实现技术突破。华海清科针对3D IC研制的12英寸晶圆减薄抛光一体机已进入生产验证;中微半导体的深硅刻蚀机已经应用在欧洲客户MEMs生产线;上海微电子装备成功研制出2.5D\3D先进封装光刻机,具有高分辨率、高套刻精度和超大曝光视场等特点,可满足超大尺寸芯片异构集成的应用需求。芯和半导体是英特尔UCIe联盟中为数不多的EDA工具企业,公司与新思科技合作开发3D IC封装设计分析平台。

本文内容参考上海科学技术情报研究所研究报告、中国电子报、半导体行业观察综合报道

文章来自:https://www.eet-china.com/

相关文章