通过与 Jira 对比,让您更全面了解 PingCode

  • 首页
  • 需求与产品管理
  • 项目管理
  • 测试与缺陷管理
  • 知识管理
  • 效能度量
        • 更多产品

          客户为中心的产品管理工具

          专业的软件研发项目管理工具

          简单易用的团队知识库管理

          可量化的研发效能度量工具

          测试用例维护与计划执行

          以团队为中心的协作沟通

          研发工作流自动化工具

          账号认证与安全管理工具

          Why PingCode
          为什么选择 PingCode ?

          6000+企业信赖之选,为研发团队降本增效

        • 行业解决方案
          先进制造(即将上线)
        • 解决方案1
        • 解决方案2
  • Jira替代方案

25人以下免费

目录

中国发布自主Chiplet小芯片标准,重在优化、适用性以及成本可控

在后摩尔时代,芯片缩微化制程工艺逐渐难以为继,在技术难度提升的同时,成本也大幅上升,使Chiplet小芯片成为继续提升芯片集成度的重要解决方案之一。目前,英特尔、AMD、ARM等巨头均已推出了多款Chiplet技术的高性能芯片,且组团成立了UCIe联盟以标准化Chiplet小芯片技术。

在Chiplet小芯片方面,中国也在努力追赶并强化布局。近日,清华大学姚期智院士代表中国 Chiplet 产业联盟,联合国内外 IP 厂商、国内领先封装厂商、国内领先系统与应用厂商共同发布了《芯粒互联接口标准》- Advanced Cost-driven Chiplet Interface(ACC)(简称:ACC标准)。

据悉,有别于UCIe基于全球供应链及先进封装,ACC标准是中国全自主可控Chiplet高速串口标准,基于国产基板及封装能力在接口层面进行优化,并且以成本可控作为主要切入点。

“小芯片”英文称为“chiplet”,通常是指预先制造好、具有特定功能、可组合集成的晶片(Die)。该词源自1970年DARPA的CHIPS项目中,当时诞生的多芯片模组,即由多个同质或异质等较小的芯片组成大芯片。

尽管chiplet并不是一个新的概念,但在当前先进芯片工艺难度和成本不断增加的情况下,其通过die-to-die 内部互联技术实现多个模块芯片与底层基础芯片封装在一起,形成一个系统芯片。

Chiplet 主要有三大优势:一是可以大幅提高大型芯片的良率;二是有利于降低设计的复杂度和设计成本;三是有望降低芯片制造的成本。

然而,尽管Chiplet具有诸多应用优势,但也存在很多技术挑战,比如两大主要难题是互联和封装。

一方面,Chiplet 的各个裸片之间是彼此独立的,整合层次更高,不集成于单一晶圆片上,不仅要实现裸片之间的互联,也要保障各部分之间的信号传输质量。另一方面,Chiplet 虽然避免了超大尺寸裸片,但也意味着需要超大尺寸封装,同时高度融合晶圆后道工艺,更在封装方面带来了极限技术挑战。当然,散热和功率分配也是需要考虑的巨大问题。

整体来看,在Chiplet这条新赛道上,既存在严峻的技术挑战,也面临着新的发展机遇,特别是在英特尔、AMD、台积电、ARM等巨头纷纷布局的背景下,则有可能出现新的技术工艺上的被动。为此,建立中国的小芯片标准势在必行。

2021年,中国计算机互联技术联盟(CCITA)就在工信部立项《小芯片接口总线技术要求》,由国内多个部门和芯片厂商开展标准制定工作。

2022年3月,由中科院计算所、工信部电子四院以及多家国内芯片厂商合作,共同制定的小芯片(chiplet)标准——《小芯片接口总线技术要求》完成草案并公示。

2022年12月16日,在第二届中国互连技术与产业大会上,国内集成电路领域相关企业和专家共同主导制定的《小芯片接口总线技术要求》团体标准,也是国内首个原生Chiplet技术标准,正式面向世界发布。

今年2月,由中国电子工业标准化技术协会审订,首个由中国企业和专家主导制订的Chiplet技术标准《小芯片接口总线技术要求》(T/CESA 1248-2023)正式实施。

近日,中国又发布全自主可控 Chiplet高速串口标准ACC 1.0发布。

据悉,该标准由交叉信息核心技术研究院牵头,中国 Chiplet 产业联盟共同起草。目前该标准涉及相关的团体标准、行业标准在申请中。

同时,《芯粒互联接口标准》ACC 1.0 标准为高速串口标准,着重基于国内封装及基板供应链进行优化,以成本可控及商业合理性为核心导向。

在适用性上,相对UCIe基于全球供应链及先进封装,ACC标准主要区别在于面向的行业领域以及最终用户场景可接受的成本结构,即在追求超高性能计算的领域,尽管UCIe所需采用的先进封装量产成本可能占到芯片总成本的60%-70%甚至更高,但以小面积芯粒互联的方式可有效解决先进工艺制程下大面积芯片良率痛点,在出货量较大的情况下具有较高的商业价值。而在成本较为敏感、出货量规模有限、供应链能力偏弱、保供要求较高的诸多下游领域,采用ACC标准更加能够满足商业可行性的需求。

在优化和成本可控上,ACC标准在联盟内部已经推动了相关企业进行研发,相关企业近期将陆续推出基于 ACC 标准的相应接口产品,并以此推动基于 Chiplet 的异构集成相关方案,以解决国内大算力需求 SoC 市场普遍存在的开发周期长、风险大、迭代慢、投入大等痛点。

据悉,ACC标准拥有多方面的优势,比如8通道32-128Gbps高速传输率,端到端<50ns的低延迟,误码率小于10的负15次方,兼容性好,易使用等。同时,ACC标准的成本也比较低,支持2D和2.5D封装,对国产基板情况做了针对性优化,成本更低,产能更充足稳定。另外,面积小也是该标准的优势,14/12nm工艺下,8通道接口面积为2.13平方毫米。

从应用领域来看,ACC标准更加适用于各类异构计算场景,如各类AI加速产品、GPU、FPGA、多核CPU Die内已经互联后与其他异构模块交互等。对多个单核CPU互联中数据流不可预知的Coherence交互场景,ACC标准的延迟对整体性能影响较大。

目前,华为海思半导体、通富微电、华天科技、文一科技等企业都在发力Chiplet技术。根据调研机构Omdia的数据显示,到2024年,Chiplet处理器芯片的全球市场规模将达到58亿美元,较2018年增长9倍。到2035年,全球Chiplet芯片市场规模将有望扩大到570亿美元,较2024年增长近10倍。

文章来自:https://www.eet-china.com/

相关文章