在开发先进封装的探索中，英特尔(Intel)将目光投向一种芯片衬底新材料：玻璃。
玻璃的刚性，以及较低的热膨胀系数使其优于有机衬底，因为膨胀与翘曲的程度较小。根据英特尔院士、封装与测试技术开拓总监Pooya Tadayon的说法，这些特性使得玻璃在工艺微缩时特别具备优势，像是更低的间距。
“利用玻璃衬底让我们能导入一些有趣的功能，以及几何形状，以改善电力传输；”Tadayon表示：“该种材料也能催生超越224G、甚至进入448G领域的高速二极管。”他补充指出，随着工具与工艺的发展，以及需求的崛起，采用玻璃衬底是一个渐进的过程，而玻璃衬底与有机衬底将会共存，不是取代后者。
英特尔技术开发副总裁、封装与测试技术开发整合总监Tom Rucker
英特尔技术开发副总裁、封装与测试技术开发整合总监Tom Rucker表示，在先进封装的发展方向上，该公司已经从系统级单芯片(SoC)转向系统级封装(system-in-package)。
“随着我们将许多产品线转向采用嵌入式多芯片互连桥接(EMIB)技术，现在这样的转变持续积极；”Rucker表示：“我们也转向3D互连，支持裸晶堆叠而且可以增加裸晶数量，实现更小的几何形状、更高的性能──都在单一封装组件中。”
大规模封装带来的机械性挑战，也促使英特尔扩展其相关能力。Tadayon就指出，衬底容易翘曲；而该公司晶圆代工部门先进封装资深总监Mark Gardner补充，这使得将它们安装到主机板上有困难，“因此我们发现，具备电路板组装知识能为客户带来帮助，我们也能与电路板组装厂商合作，为客户提供无缝的流程。”
英特尔美国亚利桑那州先进封装实验室的员工正在进行封装技术研发。(来源：英特尔)
英特尔新推出的产品，以及正在开发的产品包括：
．在2023年稍早发表的Max系列数据中心绘图处理器(GPU)，利用了几乎所有英特尔先进封装技术的优势，包括并排(side by side)的3D堆叠，以及EMIB；该组件内含47颗5nm工艺裸晶、1,000亿个电晶体；
．新一代36微米(μm)间距Foveros系列3D堆叠封装技术(间距已经从50μm演进为36μm、又到25μm)，以及Meteor Lake处理器，预计2023年推出；
．目标2024年量产的覆晶球闸阵列(flip-chip ball-grid-array，FCBGA)平台，计划将并排封装尺寸扩大至100mm，延伸中介层(middle layers)并将间距缩小到90μm以下；
．下一代互连，包括利用以玻璃为基础的耦合──又名玻璃桥接技术(glass bridge)──以及整合式光波导实现的共同封装光学组件(co-packaged optics)。
Tadayon表示，玻璃桥接技术并不是要直接将光纤连接或黏合到硅芯片上，以避免重复加工；这种“独特解决方案”可支持插拔，预计在2024年底量产。而Foveros芯片堆叠技术也将有进一步的发展，英特尔将继续把间距微缩至9μm。
“着眼于下一代的技术，未来我们打算在产品中采用低于5μm的间距；”Tadayon表示：“我们将继续提供一些新颖的架构，以及3D堆叠功能，让架构师能以不同方式连结那些芯片，利用该平台带来的灵活性。”
英特尔院士、封装与测试技术开拓总监Pooya Tadayon
是什么推动这些技术创新？
“封装技术在实现生态系统所有部门的运算功能方面扮演了关键角色，从高性能超级电脑到数据中心，再到边缘运算，以及储存、传输及根据数据采取移动的所有中间步骤；”Rucker表示： “推动技术解决方案的主要指标是性能、微缩，以及成本。”
英特尔也还在调整其晶圆代工服务，并放弃了只提供“套餐”(all-or-nothing)的做法。Gardner描述了该公司改版后的开放系统晶圆代工模式，提供更有弹性的、涵盖整个产品制造生命周期──从产品规格到测试──的“单点”(à la carte)服务。
英特尔晶圆代工部门先进封装资深总监Mark Gardner
“以往你得采用我们所有的制造服务，否则就什么都没有；”他解释：“但这种方法就能满足需求了，而且非常有弹性。”此外，测试现在可以在制造周期的较早期执行，这有助于节省成本。
“这一点如此重要的原因是，如果你看Ponte Vecchio (数据中心GPU Max的代号)，它有将近50颗Chipet或Tile；”Gardner表示，“如果其中有一颗在最终测试时被发现不良，你就得丢掉所有其他的良好裸晶，还有真的非常昂贵的封装。我们已经看到了可以取得更多最终测试内容的能力。”
(参考原文：Intel Bets on Glass for Chip Substrate，by Ilene Wolff)
文章来自：https://www.eet-china.com/
